Programação matemática e método heurístico para o floorplanning de circuitos VLSI como um problema de empacotamento

Este trabalho aborda o floorplanning de circuitos integrados VLSI como um problema de empacotamento com retângulos flexíveis. Neste problema, módulos que podem ter dimensões flexíveis devem ser alocados e interconectados em um chip, respeitando determinadas condições. Além disso, a alocação deve ser feita de forma a minimizar o comprimento do fio utilizado nas conexões. Um modelo matemático e uma abordagem heurística são propostos para resolver o floorplanning de circuitos VLSI. Combinando programação matemática e um método heurístico, um procedimento iterativo de janela deslizante utiliza diferentes critérios de ordenação para organizar os módulos a serem alocados. Para avaliar o desempenho do método, foram realizados testes computacionais com instâncias MCNC em C++ com o solver CPLEX.