Implementação em FPGA de Estimador de Fasor Harmônico para Sistemas de Potência baseado em Interpoladores e DFT

Vol 1, 2021 - 136508
Submissão
Favoritar este trabalho
Como citar esse trabalho?
Resumo

O presente trabalho apresenta a implementação de um método de estimação de fasores harmônicos baseado na Transformada Discreta de Fouriere e em algoritmos de interpolação no domínio do tempo, para reduzir os efeitos do espalhamento espectral devido a desvios na frequência fundamental. Três métodos de interpolação são apresentados e comparados: Lagrange, B-Spline e Sample Value Adjustment (SVA). A implementação dos algoritmos foi feita em processadores embarcados em FPGA e os resultados foram obtidos através de simulações no software ModelSim, da fabricante Intel. O desempenho dos estimadores do fasor harmônico com os diferentes interpoladores foi avaliado em termos de Total Vector Error (TVE). Verificou-se que o método B-Spline foi o que apresentou o menor TVE para os casos simulados.

Compartilhe suas ideias ou dúvidas com os autores!

Sabia que o maior estímulo no desenvolvimento científico e cultural é a curiosidade? Deixe seus questionamentos ou sugestões para o autor!

Faça login para interagir

Tem uma dúvida ou sugestão? Compartilhe seu feedback com os autores!

Instituições
  • 1 Universidade Federal de Juiz de Fora
Eixo Temático
  • 6. Sistemas de monitoramento de qualidade da energia elétrica (protocolos de medição, medição inteligente, etc.)
Palavras-chave
DFT
Lagrange
B-spline
SVA
FPGA