Sincronização de Sistemas a Eventos Discretos com Compartilhamento de Recursos

Lucas A. Floriano* Marcos V. S. Alves* Lilian K. Carvalho*
Gustavo S. Viana* João C. Basilio*

* Universidade Federal do Rio de Janeiro
COPPE - Programa de Engenharia Elétrica
21949-900, Rio de Janeiro, R.J., Brasil, (e-mail: lucasfloriano;
mvalves; lilian.carvalho; gustavo.viana; basilio@poli.ufrj.br)

Abstract: In this work, a method is proposed to perform the implementation of the synchronization of discrete event systems with resource sharing, by using the common place technique. Two different approaches are presented for synchronization as well as two algorithms to implement the synchronization by using control interpreted petri net (CIPN). The implementation in a didactic mechatronic plant is carried out through programmable logic controllers (PLCs) connected to each other by means of an industrial communication network and programmed in Ladder logic.

Resumo: Neste trabalho, é proposto um método para realizar a implementação da sincronização de sistemas a eventos discretos com compartilhamento de recursos, utilizando a técnica de lugares comuns. Dois tipos de abordagens para a sincronização são apresentados, assim como dois algoritmos para a implementação adaptados para rede de Petri interpretada para controle (RPIC). A implementação em uma planta mecatrônica didática é realizada através de controladores lógicos programáveis (CLPs) conectados em rede e programados em linguagem Ladder.

Keywords: Networked discrete-event systems; Petri nets; common places.

Palavras-chaves: Sistemas a eventos discretos em rede; redes de Petri; lugares comuns.

1. INTRODUÇÃO

Nas últimas décadas, o mundo tornou-se cada vez mais integrado através das redes de comunicação. Sistemas industriais estão cada vez mais conectados a essas redes por necessidade de integração ou cooperação de dispositivos geralmente posicionados longe um do outro em um sistema distribuído. Em razão disso, novos conceitos surgiram, como o de indústria 4.0 (Gilchrist, 2016), que possui, entre outras características, a interconectividade entre máquinas, dispositivos e sensores. Neste sentido, sistemas formados pela integração de sistemas de computação, redes de comunicação e processos físicos, chamados de sistemas ciber-físicos, têm recebido atenção considerável na literatura (Jirkovsky et al., 2017).

Dentre as formas de representar sistemas ciber-físicos, podemos citar os sistemas a eventos discretos (SEDs). Um dos formalismos adequados para modelar o comportamento de tais sistemas são as redes de Petri, que possuem a capacidade de modelar diversos comportamentos como simultaneidade, sincronização e compartilhamento de recursos (Liu et al., 2017). Além disso, tal formalismo inclui a possibilidade de descrever o comportamento controlado de SEDs. As redes utilizadas para modelagem de controladores são chamadas redes de Petri interpretadas para controle (RPICs), e incluem ações de controle nos lugares

e leituras de sensores nas transições como parte de sua estrutura formal (David & Alla, 2005).

O projeto do controlador de SEDs é geralmente realizado de duas formas: (i) modela-se o comportamento não-controlado do sistema e, após isso, controladores são sintetizados a partir da teoria de controle supervisão, (Vieira et al., 2017) e; (ii) projeto do controlador a partir do comportamento desejado do sistema, usando por exemplo, RPICs (Moreira & Basilio, 2014). O uso de modelos como RPICs e sua composição para o controle de uma planta pode resultar em uma explosão do espaço de estados para sistemas complexos que envolvem muitos componentes (Iordache et al., 2008). Uma solução para esse problema é implementar controladores por meio de módulos. Neste sentido, para que o sistema funcione adequadamente em conjunto, é necessário sincronizar todos os comportamentos dos componentes do sistema modelados por redes de Petri. Em um contexto de diagnóstico de falhas, Genc & Lafortune (2007) utilizam lugares comuns entre as redes de Petri que modelam o sistema para capturar o acoplamento de seus vários componentes.

Neste artigo, é proposto um método para implementação de sincronização de módulos independentes que necessitam de integração para compartilhamento de recursos. Tais módulos são modelados por RPICs, cuja integração é feita agregando informações diretamente em sua estrutura. A comunicação entre os módulos é representada por lugares

comuns (Genc & Lafortune, 2007). Dois tipos diferentes de abordagens para a sincronização serão apresentados, assim como dois algoritmos para sua implementação. Por fim, o método é implementado em um sistema real por meio de CLPs programados em linguagem Ladder, cuja programação é obtida por meio da conversão de RPIC para Ladder desenvolvida em (Moreira & Basilio, 2014).

A sincronização de SEDs foi abordada em Viana et al. (2013); Pucci et al. (2014); Zgorzelski & Lunze (2016); Alves & Pena (2018). Em nenhum destes trabalhos foi abordado o problema da implementação de um método para sistemas modelados por RPICs cuja sincronização seja feita agregando informações diretamente na estrutura das RPICs. Em Pucci et al. (2014); Alves & Pena (2018), o problema de sincronização foi tratado no sentido de lidar com recuperação de erros, utilizando palavras de sincronização. Em Zgorzelski & Lunze (2016), os autores propõem um método para sincronização de sistemas em rede utilizando autômatos I/O. Entretanto, não está claro como fazer a implementação de tal método. Em Viana et al. (2013), é proposto um método que não modifica as RPICs para realizar sincronização de módulos independentes. Um módulo específico é criado e efetuado diretamente no diagrama Ladder para realizar tal tarefa.

Este artigo é organizado da seguinte forma. Na seção 2, apresenta-se uma breve revisão de redes de Petri interpretadas para controle e lugares comuns. A seção 3 apresenta a formulação do problema de sincronização e métodos para solucioná-lo. A seção 4 ilustra os métodos de implementação de sincronização para um sistema de manufatura didático. As conclusões são apresentadas na seção 5.

2. FUNDAMENTOS TEÓRICOS

Antes de apresentarmos a definição de redes de Petri vamos, inicialmente, apresentar a definição de um grafo de uma rede de Petri.

Definição 1. (Grafo de uma rede de Petri) Um grafo de uma rede de Petri é definido como um grafo bipartido $(P, T, Pre, Post)$, em que P representa o conjunto finito de lugares, representados graficamente por um círculo, T é o conjunto finito de transições, representadas graficamente por uma linha, $Pre : (P \times T) \rightarrow \mathbb{N}$ é a função de arcos ordinários que ligam lugares a transições e $Post : (T \times P) \rightarrow \mathbb{N}$ é a função de arcos ordinários que ligam transições a lugares, ambos representados graficamente por uma seta.

Para que uma rede de Petri represente um sistema dinâmico, adicionamos à ela uma marcação, que será representada por um vetor linha $x = [x(p_1) \ x(p_2) \ \dots \ x(p_n)]$. Graficamente, esta marcação será representada por um número de fichas $x(p_i) \in \mathbb{N}$ distribuídas nos lugares. Estas fichas possuirão a função de habilitar o disparo de uma transição, que por sua vez mudará a marcação da rede assim como seu estado, criando uma dinâmica. Uma transição é dita habilitada quando:

$$x(p_i) \geq Pre(p_i, t_j), \forall p_i \in I_p(t_j), \quad (1)$$

em que $I_p(t_j) = \{p_i \in P : Pre(p_i, t_j) > 0\}$.

Podemos, agora, definir formalmente redes de Petri.

Definição 2. (Redes de Petri) Uma rede de Petri é uma quintupla $N_p = (P, T, Pre, Post, x_0)$, em que $(P, T, Pre, Post)$ é o grafo de uma rede de Petri e x_0 é a marcação inicial do conjunto de lugares.

É possível estender a definição de rede de Petri acrescentando um novo tipo de arco: o arco inibidor. Arcos inibidores ligam um lugar a uma transição impedindo que a transição seja habilitada enquanto o lugar possuir um número de fichas maior ou igual ao peso do arco. Os arcos inibidores são representados graficamente por um arco com um círculo na ponta. A partir desse conceito, pode-se definir uma rede de Petri marcada e estendida.

Definição 3. (Redes de Petri estendidas) Uma rede de Petri marcada estendida é definida como uma sêxtupla $N_{me} = (P, T, Pre, Post, x_0, I)$, em que $P, T, Pre, Post$ e x_0 são definidos da mesma forma que na definição 2 e $I : (P \times T) \rightarrow \mathbb{N}$ representa o conjunto de arcos inibidores ligando lugares a transições.

Para que as redes de Petri possam ser usadas para representar sistemas reais compostos por sensores e atuadores, novas adições devem ser feitas. Na nova definição, os lugares serão associados a ações e as transições serão associadas a condições e eventos. Além disso, estas serão divididas em dois grupos $T = T_D \cup T_0$, em que T_D representa as transições temporizadas e T_0 representa as transições não temporizadas. À estrutura contendo todas estas adições, é dada o nome de rede de Petri interpretada para controle (RPIC).

Definição 4. (RPIC) (David & Alla, 2005) Uma rede de Petri interpretada para controle é definida como uma sêxtupla $N = (P, T, Pre, Post, x_0, I, C, E, l, D, l_D, A_i, A_n, l_A)$, em que $(P, T, Pre, Post, x_0, I)$ é uma rede de Petri estendida segura, C e E são os conjuntos de condições e eventos externos associados às transições não temporizadas T_0 , $l : T_0 \rightarrow (E \times C)$ é a função que associa cada transição do conjunto T_0 a um evento e uma condição, D é o conjunto de atrasos de disparos associados às transições temporizadas T_D , $l_D : T_D \rightarrow D$ é a função que associa cada atraso de disparo às transições do conjunto T_D , A_i é o conjunto de ações impulsivas, A_n é o conjunto de ações contínuas e $l_A : P \rightarrow (A_i \cup A_n)$ é a função que associa os lugares a uma ação pertencente a $A_i \cup A_n$.

Um conceito importante para análise de propriedades das redes de Petri é chamado *grafo de alcançabilidade* (David & Alla, 2005). O grafo de alcançabilidade de uma rede de Petri N_p é composto de vértices que correspondem às marcações alcançáveis e de arcos correspondentes ao disparo de transições que resultam na passagem de uma marcação para outra. Um outro conceito importante que precisamos definir é o de lugares comuns. Um lugar comum pode ser entendido como um lugar compartilhado entre duas ou mais redes de Petri independentes (Genc & Lafortune, 2007).

Definição 5. (Lugares comuns) Um conjunto de redes de Petri com lugares comuns é definido por $\mathcal{M} = \{(N_z, \mathcal{P}_z) : z = 1, 2, \dots, M\}$, em que N_z é uma RPIC e $\mathcal{P}_z = \{P_{z,i} \subseteq P_z : i = 1, 2, \dots, M \text{ e } i \neq z\}$ é um conjunto de subconjuntos de P_z , em que cada $P_{z,i}$ é o subconjunto de lugares comuns entre os módulos N_z e N_i .

Figura 1. Arquitetura do problema de sincronização.

3. FORMULAÇÃO DO PROBLEMA

A arquitetura considerada neste artigo é mostrada na figura 1. O sistema global consiste em um conjunto de módulos M_i (subsistemas controlados) tal que controladores C_i controlam plantas P_i , $i = 1, 2, \dots, n$, que interagem entre si compartilhando recursos. Os controladores C_i se comunicam por meio de uma rede de comunicação. Consideram-se as seguintes hipóteses.

- (1) Não há atrasos nem perdas de pacotes nos canais de comunicação.
- (2) Não há um coordenador para o sistema.

Nesta seção, serão apresentados dois métodos de sincronização para a arquitetura apresentada na figura 1, nos quais os subsistemas controlados são modelados como RPICs acopladas umas às outras através de lugares comuns. Isto é, um controlador C_i (módulo M_i) envia uma informação a um outro controlador C_j (módulo M_j), que armazena esta informação na própria estrutura da RPIC que modela o módulo M_j , sincronizando estes dois módulos. A ideia por trás dos algoritmos de implementação desses métodos é modificar as RPICs que modelam cada subsistema controlado, a fim de estabelecer a sincronização dos diferentes módulos que cada RPIC representa.

3.1 Sincronização por habilitação

O primeiro método de sincronização será chamado de sincronização por habilitação. Nesta abordagem, queremos que um módulo, denominado *escravo*, tenha algumas transições t_e inicialmente desabilitadas, independentemente da marcação da sua rede de Petri. Apenas quando um outro módulo denominado *mestre* disparar uma transição t_m , que as transições t_e inicialmente desabilitadas, poderão se tornar habilitadas.

Considere as redes de Petri ilustradas na figura 2. Suponha que o módulo 1 seja o escravo e o módulo 2 seja o mestre, e que as transições t_1 e t_2 deverão ser sincronizadas por habilitação. Então dessa forma, mesmo com uma ficha em p_1 , a transição t_1 deverá estar desabilitada. Apenas quando t_2 disparar, a transição t_1 será habilitada. Conforme ilustrado na figura 3(a), isto é possível adicionando a ambas as redes um lugar comum p_c , de tal forma que p_c receba uma

Figura 2. Exemplos de redes de Petri que representam módulos.

Figura 3. Exemplos de sincronização por habilitação (a) e por bloqueio (b).

ficha somente após o disparo de t_2 e t_1 só possa disparar após p_c receber uma ficha.

3.2 Sincronização por bloqueio

O segundo método de sincronização é chamado de sincronização por bloqueio. Nesse tipo de abordagem, a habilitação das transições t_e do módulo escravo (escolhidas para serem sincronizadas) depende, inicialmente, apenas das marcações da sua rede de Petri. Porém, quando o módulo mestre dispara uma determinada transição t_{m1} , as transições t_e ficam desabilitadas. Sendo assim, o módulo escravo fica “bloqueado”, de tal forma que as transições t_e só poderão estar habilitadas novamente após o disparo de uma determinada transição t_{m2} do módulo mestre.

Considere novamente as redes de Petri ilustradas na figura 2, tal que o módulo 1 é o escravo e o módulo 2 é o mestre. Suponha agora que a transição t_1 deva ser sincronizada por bloqueio com t_2 e t_3 . Dessa forma, t_1 está inicialmente habilitada porque p_1 contém uma ficha. Quando t_2 disparar, a transição t_1 deverá ficar desabilitada até que t_3 também seja disparada. Conforme ilustrado na figura 3(b), isto é possível adicionando a ambas as redes um lugar comum p_c , com um arco inibidor ligando p_c a t_1 . Dessa forma, quando t_2 disparar, p_c receberá uma ficha, desabilitando a transição t_1 . Apenas quando t_3 disparar, o lugar comum p_c perderá sua ficha, habilitando a transição t_1 novamente.

Vale a pena destacar que, ambos métodos de sincronização definidos nesta seção levam em conta uma ou mais transições do módulo escravo. Já no módulo mestre, a sincronização por bloqueio leva em conta duas transições, enquanto que o sincronização por habilitação, apenas uma.

A escolha pela implementação de um dos métodos de sincronização depende do objetivo do projetista. A sincronização por habilitação é normalmente utilizada quando queremos que o módulo escravo execute uma tarefa A somente depois que o mestre finalizar uma tarefa B . Já na sincronização por bloqueio, o módulo escravo não iniciará uma tarefa A , enquanto o mestre estiver executando uma tarefa B .

3.3 Alcançabilidade após a sincronização

Após a definição dos tipos de sincronização, é importante notar que duas condições devem ser respeitadas: (i) a ordem dos disparos de transições dos módulos não deve ser alterada com a sincronização, ou seja, as mesmas marcações ainda devem ser alcançáveis no grafo de alcançabilidade e na mesma ordem, e (ii) os efeitos da sincronização não devem interferir na dinâmica de um módulo mestre, isto é, ele deve “dar ordens” aos escravos, mas não recebê-las. Como consequência, os algoritmos usando lugares comuns para implementar os dois tipos de sincronização devem respeitar as condições (i) e (ii).

Para avaliar os impactos da adição dos lugares comuns, construiremos o grafo de alcançabilidade das redes da figura 2 antes e depois da adição do sincronismo por habilitação, afim de compará-los. As figuras 4(a) e 4(b) ilustram os grafos de alcançabilidade $\mathcal{G}_1$ e $\mathcal{G}_2$. A composição paralela $\mathcal{G}_{12}$ entre esses grafos é ilustrada na figura 5(a). Note que $\mathcal{G}_{12}$ representa os comportamentos individuais de cada módulo ainda sem sincronização, tal que cada estado do grafo possui a marcação das redes de Petri dos módulos 1 e 2 da figura 2, nesta ordem. Para estabelecer uma comparação, pode-se construir o grafo de alcançabilidade $\mathcal{G}_{cp}$ das redes sincronizadas por habilitação da figura 3(a), considerando que a marcação do lugar comum será a terceira componente do estado do grafo, como ilustrado na figura 5(b).

Note que, de acordo com a figura 5(a), é possível alcançar o estado $x_3 = ([0\ 1] \ [0\ 1\ 0])$ em $\mathcal{G}_{12}$ após uma sequência de disparos $t_1 t_2$, isto é, uma sequência em que t_1 ocorre antes de t_2 . Depois da adição do lugar comum na figura 5(b), este estado só pode ser alcançado após um disparo de $t_2 t_1$, sendo este o objetivo inicial da sincronização. Além disso, comparando a figura 4 e a figura 5(b), é possível verificar que a adição do lugar comum não altera o número de marcações alcançáveis nos módulos e nem a ordem em que são alcançados. Por exemplo, o grafo $\mathcal{G}_1$ começa na marcação $[1\ 0]$ e alcança $[0\ 1]$ apenas quando t_1 é disparada. Isto ocorre também no grafo $\mathcal{G}_{cp}$, ilustrado na figura 5(b). Um outro fato importante é que nenhuma marcação de $\mathcal{G}_1$ e $\mathcal{G}_2$ deixou de ser alcançada em $\mathcal{G}_{cp}$, sendo que a ordem na qual as marcações aparecem também se manteve.

Uma outra característica importante, que pode ser observada no grafo $\mathcal{G}_{cp}$, é que apenas a transição t_2 causará uma mudança do estado x_{0cp} para x_{1cp} , e esta não alterará a

Figura 4. Grafo de alcançabilidade $\mathcal{G}_1$ do módulo 1 da figura 2 (a) e grafo de alcançabilidade $\mathcal{G}_2$ do módulo 2 da figura 2 (b).

Figura 5. Composição paralela $\mathcal{G}_{12}$ entre os grafos $\mathcal{G}_1$ e $\mathcal{G}_2$ da figura 4(a) e o grafo $\mathcal{G}_{cp}$ que representa o comportamento sincronizado após a adição do lugar comum (b).

marcação referente ao módulo 1. Isto é, enquanto o sistema se mantiver em x_{0cp} , o módulo 1 não conseguirá mudar de estado, independente de t_1 . Já o módulo 2 não “percebe” os efeitos do sincronismo, visto que o grafo $\mathcal{G}_{cp}$ alcança o estado x_{3cp} pelo disparo de t_2 e t_3 sem que nem mesmo t_1 tenha disparado. Toda essa análise feita nesta subseção para o método de sincronização por habilitação pode ser realizada para a sincronização por bloqueio da mesma forma.

Uma vez que, a adição de lugares comuns pode realizar a sincronização sem alterar as marcações alcançáveis dos módulos envolvidos, podemos então desenvolver finalmente algoritmos para implementar automaticamente os métodos de sincronização apresentados nesta seção.

3.4 Algoritmos

A partir dos dois tipos de sincronismo definidos nesta seção, dois algoritmos podem ser desenvolvidos para implementá-los: o algoritmo 1, para o caso da sincronização por habilitação, e o algoritmo 2 para o caso de sincronização por bloqueio. A ideia por trás dos algoritmos é adicionar os lugares comuns às RPICs de acordo com os métodos definidos na seções 3.1 e 3.2.

O algoritmo 1 tem como entradas: o número de módulos envolvidos na sincronização k e suas RPICs N_j , g grupos G_i que formam um par (G_i^{mest}, G_i^{esc}) , em que G_i^{mest} contém a RPIC do módulo mestre e G_i^{esc} as RPICs dos escravos. Mais especificamente, G_i^{mest} é um par formado pela RPIC do módulo mestre e sua transição a ser sincronizada, enquanto que G_i^{esc} é um conjunto de pares que contém uma RPIC de módulo escravo e um conjunto de

transições do respectivo módulo a serem sincronizadas. A saída deste algoritmo será um conjunto de RPICs, modificadas para incluir todos os lugares comuns necessários para a sincronização, assim como seus arcos Pre e Post.

Algoritmo 1. Sincronização de RPICs por habilitação

Entradas:

- k : número de módulos a serem sincronizados;
- g : número de grupos de sincronização;
- $N_s = \{N_1, \dots, N_k\}$, tal que $N_j = (P_j, T_j, Pre_j, Post_j, x_j, I_j, C_j, E_j, l_{c,j}, D_j, l_{D,j}, Q_j, l_{Q,j})$, para $j \in \{1, \dots, k\}$;
- Grupos: $G_i = (G_i^{mest}, G_i^{esc})$, $i = 1, 2, \dots, g$, tal que
 - $G_i^{mest} = (N_m, t')$: $t' \in T_m$, $m \in \{1, 2, \dots, k\}$;
 - $G_i^{esc} = \{G_{i,1}^{esc}, \dots, G_{i,p}^{esc}\}$, em que, $\forall w \in \{1, \dots, p\}$, $G_{i,w}^{esc} = (N_{i,w}, \mathcal{T}_{i,w})$, $N_{i,w} \in N_s$, $N_{i,w} \neq N_m$ e $\mathcal{T}_{i,w} \subseteq T_{i,w}$.

Saída: $N_s^* = \{N_1^*, \dots, N_k^*\}$, tal que $N_j^* = (P_j^*, T_j, Pre_j^*, Post_j^*, x_j, I_j, C_j, E_j, l_{c,j}, D_j, l_{D,j}, Q_j, l_{Q,j})$, $j \in \{1, \dots, k\}$.

– Para cada G_i , $i = 1, 2, \dots, g$:

- (1) $L = \emptyset$; $P_{i,w}^* = P_{i,w}$; $P_m^* = P_m$;
- (2) Para cada $G_{i,w}^{esc} \in G_i^{esc}$, $w = 1, \dots, p$:
 - (a) Crie o lugar comum p_{iw} ;
 - (b) $L \leftarrow L \cup \{p_{iw}\}$;
 - (c) $P_{i,w}^* \leftarrow P_{i,w}^* \cup \{p_{iw}\}$;
 - (d) $Pre_{i,w}^* : (P_{i,w}^* \times T_{i,w}) \rightarrow \mathbb{N}$, tal que:
 - $Pre_{i,w}^*(p_{iw}, t_{i,w}) = 1, \forall t_{i,w} \in \mathcal{T}_{i,w}$
 - $Pre_{i,w}^*(p, t) = Pre_{i,w}(p, t), \forall (p, t) \in (P_{i,w} \times T_{i,w})$
- (3) Para G_i^{mest} :
 - (a) $P_m^* \leftarrow P_m^* \cup L$
 - (b) $Post_m^* : (T_m \times P_m^*) \rightarrow \mathbb{N}$, tal que:
 - $Post_m^*(t', p_l) = 1, \forall p_l \in L$
 - $Post_m^*(t, p) = Post_m(t, p), \forall (t, p) \in (T_m \times P_m)$

Note que no algoritmo 1, para cada grupo G_i de sincronização, nós procedemos da seguinte forma. No passo (1) é definido um conjunto L que receberá todos os lugares comuns criados para aquele grupo. No passo (2), para cada módulo escravo em G_i , criamos um lugar comum que será adicionado ao conjunto de lugares do módulo escravo já sincronizado, bem como adicionamos um arco partindo de todas as transições daquele módulo envolvidas na sincronização e indo para o lugar comum criado. O processo é repetido para cada escravo, criando um novo lugar comum toda vez. Por fim, no passo (3), todos os lugares comuns criados para dado grupo são adicionados ao conjunto de lugares do mestre daquele grupo, com um arco ligando a transição do módulo mestre escolhida a estes lugares.

No algoritmo 2, teremos as mesmas entradas do algoritmo 1, com a diferença de que o módulo mestre possuirá duas transições envolvidas na sincronização. De forma semelhante ao algoritmo 1, o algoritmo 2 cria um lugar comum para cada grupo e para cada escravo. Desta vez, contudo, o arco conectando os lugares comuns às transições dos escravos será um arco inibidor.

Algoritmo 2. Sincronização de RPICs por bloqueio

Entradas:

- k : número de módulos a serem sincronizados;
- g : número de grupos de sincronização;
- $N_s = \{N_1, \dots, N_k\}$, tal que $N_j = (P_j, T_j, Pre_j, Post_j, x_j, I_j, C_j, E_j, l_{c,j}, D_j, l_{D,j}, Q_j, l_{Q,j})$, para $j \in \{1, \dots, k\}$;
- Grupos: $G_i = (G_i^{mest}, G_i^{esc})$, $i = 1, 2, \dots, g$, tal que
 - $G_i^{mest} = (N_m, t_{m1}, t_{m2})$: t_{m1} e $t_{m2} \in T_m$, $m \in \{1, 2, \dots, k\}$;
 - $G_i^{esc} = \{G_{i,1}^{esc}, \dots, G_{i,p}^{esc}\}$, em que, $\forall w \in \{1, \dots, p\}$, $G_{i,w}^{esc} = (N_{i,w}, \mathcal{T}_{i,w})$, $N_{i,w} \in N_s$, $N_{i,w} \neq N_m$ e $\mathcal{T}_{i,w} \subseteq T_{i,w}$.

Saída: $N_s^* = \{N_1^*, \dots, N_k^*\}$, tal que $N_j^* = (P_j^*, T_j, Pre_j^*, Post_j^*, x_j, I_j^*, C_j, E_j, l_{c,j}, D_j, l_{D,j}, Q_j, l_{Q,j})$, $j \in \{1, \dots, k\}$.

– Para cada G_i , $i = 1, 2, \dots, g$:

- (1) $L = \emptyset$; $P_{i,w}^* = P_{i,w}$; $P_m^* = P_m$;
- (2) Para cada $G_{i,w}^{esc} \in G_i^{esc}$, $w = 1, \dots, p$:
 - (a) Crie o lugar comum p_{iw} ;
 - (b) $L \leftarrow L \cup \{p_{iw}\}$;
 - (c) $P_{i,w}^* \leftarrow P_{i,w}^* \cup \{p_{iw}\}$;
 - (d) $I_{i,w}^* : (P_{i,w}^* \times T_{i,w}) \rightarrow \mathbb{N}$, tal que:
 - $I_{i,w}^*(p_{iw}, t_{i,w}) = 1, \forall t_{i,w} \in \mathcal{T}_{i,w}$
 - $I_{i,w}^*(p, t) = I_{i,w}(p, t), \forall (p, t) \in (P_{i,w} \times T_{i,w})$
- (3) Para G_i^{mest} :
 - (a) $P_m^* \leftarrow P_m^* \cup L$
 - (b) $Post_m^* : (T_m \times P_m^*) \rightarrow \mathbb{N}$, tal que:
 - $Post_m^*(t_{m1}, p_l) = 1, \forall p_l \in L$
 - $Post_m^*(t, p) = Post_m(t, p), \forall (t, p) \in (T_m \times P_m)$
 - (c) $Pre_m^* : (P_m^* \times T_m) \rightarrow \mathbb{N}$, tal que:
 - $Pre_m^*(p_l, t_{m2}) = 1, \forall p_l \in L$
 - $Pre_m^*(p, t) = Pre_m(p, t), \forall (p, t) \in (P_m \times T_m)$

Exemplo 1. Considere as RPICs ilustradas na figura 6, cujas estruturas de controle foram omitidas, por simplicidade. Suponha que queiramos sincronizar: (i) os módulos 1, 2 e 3 em um grupo, com o módulo 1 como mestre; e (ii) os módulos 3 e 4 em outro grupo, com o módulo 3 como mestre. Para o primeiro grupo, desejamos sincronizar a transição t_1 do mestre, e as transições t_2, t_3 e t_4 dos escravos. No segundo grupo, sincronizamos as transições t_4 e t_5 dos módulos 3 e 4, respectivamente.

Definindo as entradas do algoritmo 1, tem-se que $g = 2$ e $k = 4$. Para os módulos 1, 2, 3 e 4 teremos respectivamente: $N_1 = (P_1, T_1, Pre_1, Post_1, x_1, I_1, C_1, E_1, l_{c,1}, D_1, l_{d,1}, Q_1, l_{q,1})$; $N_2 = (P_2, T_2, Pre_2, Post_2, x_2, I_2, C_2, E_2, l_{c,2}, D_2, l_{d,2}, Q_2, l_{q,2})$; $N_3 = (P_3, T_3, Pre_3, Post_3, x_3, I_3, C_3, E_3, l_{c,3}, D_3, l_{d,3}, Q_3, l_{q,3})$; $N_4 = (P_4, T_4, Pre_4, Post_4, x_4, I_4, C_4, E_4, l_{c,4}, D_4, l_{d,4}, Q_4, l_{q,4})$ tais que: $P_1 = \{p_1, p_2\}$; $T_1 = \{t_1, t_6\}$; $Pre_1(p_1, t_1) = 1$; $Pre_1(p_2, t_6) = 1$; $Post_1(t_1, p_2) = 1$; $Post_1(t_6, p_1) = 1$; $x_1 = [1 \ 0]$; $P_2 = \{p_3, p_4, p_5\}$; $T_2 = \{t_2, t_3\}$; $Pre_2(p_3, t_2) = 1$; $Pre_2(p_4, t_3) = 1$; $Post_2(t_2, p_4) = 1$; $Post_2(t_3, p_5) = 1$; $x_2 = [1 \ 0 \ 0]$; $P_3 = \{p_6, p_7\}$; $T_3 = \{t_4\}$; $Pre_3(p_6, t_4) = 1$; $Post_3(t_4, p_7) = 1$; $x_3 = [1 \ 0]$; $P_4 = \{p_8, p_9\}$; $T_4 = \{t_5\}$; $Pre_4(p_8, t_5) = 1$; $Post_4(t_5, p_9) = 1$; $x_4 = [1 \ 0]$. Todos os demais elementos de N_1, N_2, N_3 e N_4 que não foram definidos, não são usados pelo algoritmo.

Figura 6. Módulos do exemplo 1.

Note que, o conjunto das RPICs usadas na sincronização é $N_s = \{N_1, N_2, N_3, N_4\}$.

Finalmente, os grupos de sincronização são:

- $G_1 = (G_1^{mest}, G_1^{esc})$ em que $G_1^{mest} = \{(N_1, t_1)\}$ e $G_1^{esc} = \{G_{1,1}^{esc}, G_{1,2}^{esc}\} = \{(N_2, \{t_2, t_3\}), (N_3, \{t_4\})\}$;
- $G_2 = (G_2^{mest}, G_2^{esc})$ em que $G_2^{mest} = \{(N_3, t_4)\}$ e $G_2^{esc} = \{G_{2,1}^{esc}\} = \{(N_4, \{t_5\})\}$.

Aplicando o algoritmo 1, começando por G_1 , criamos o conjunto L e estabelecemos inicialmente $L = \emptyset$. Sendo assim, selecionamos cada um dos $G_{i,w}^{esc}$, neste caso, $G_{1,1}^{esc}$ e $G_{1,2}^{esc}$. Começando por $G_{1,1}^{esc}$, seguindo os passos 2.(a), 2.(b) e 2.(c), criamos o lugar comum p_{11} e adicionamos este lugar ao conjunto P_2^* de N_2^* e ao conjunto L . No passo 2.(d), definimos a função Pre_2^* , em que $Pre_2^*(p_{11}, t_2) = 1$ e $Pre_2^*(p_{11}, t_3) = 1$. Note que os pesos de Pre_2^* são definidos da mesma forma para Pre_2^* . Voltando para o passo 2, desta vez com $G_{1,2}^{esc}$, criamos o lugar comum p_{12} e adicionamos este lugar ao conjunto P_3^* de N_3^* e ao conjunto L . No passo 2.(d), a função Pre_3^* é definida, tal que $Pre_3^*(p_{12}, t_4) = 1$ em adição aos pesos já definidos em Pre_3 . Seguindo para o passo 3.(a), formamos o conjunto P_1^* , a partir da união dos conjuntos L e P_1 . No passo 3.(b), definimos a função $Post_1^*$, em que $Post_1^*(t_1, p_{11}) = 1$ e $Post_1^*(t_1, p_{12}) = 1$, em adição aos pesos já definidos em $Post_1$.

O processo então é repetido, para G_2 , tal que o módulo 3 é mestre e o módulo 4, escravo, da seguinte forma. No passo 1, criamos novamente o conjunto L , inicialmente vazio. Seguindo para o passo 2, o conjunto P_4^* é formado pela união do conjunto P_4 e o lugar comum p_{21} . Definimos também a função Pre_4^* em que $Pre_4^*(p_{21}, t_5) = 1$, em adição aos pesos já definidos em Pre_4 . Finalmente, no passo 3, P_3^* é formado e a função $Post_3^*$ é definida tal que $Post_3^*(t_4, p_{21}) = 1$, além de conter os pesos antes definidos em $Post_3$.

A sincronização realizada neste exemplo é ilustrada na figura 7, com três lugares comuns criados. Note que, caso a transição t_6 do módulo 1 não existisse, t_3 não conseguiria disparar nunca, uma vez que t_1 precisaria disparar mais uma vez para habilitar t_3 . Este caso mostra que uma escolha ruim de transições para a sincronização pode resultar em um deadlock na rede. Uma análise mais aprofundada sobre as escolhas de sincronismos resultantes em deadlock será feita em trabalhos futuros.

Figura 7. Módulos do exemplo 1 depois da sincronização.

4. IMPLEMENTAÇÃO EM UM SISTEMA DE MANUFATURA DIDÁTICO

Figura 8. Planta mecatrônica armazenadora de cubos, dividida em módulos.

Figura 9. Esquema de sincronização para os módulos da planta mecatrônica ilustrada na figura 8.

A planta mecatrônica mostrada na figura 8 representa dois sistemas de seleção, montagem e estocagem de peças. O primeiro sistema é dividido em dois módulos: o módulo 1 realiza a seleção de peças do sistema 1; o módulo 2 recebe as peças selecionadas pelo módulo 1 e pode tanto realizar a montagem e estocagem das peças quanto relocar as peças para o módulo 5. O módulo 3 realiza a seleção de peças do sistema 2; o módulo 4 recebe as peças selecionadas pelo módulo 3 e pode tanto realizar a montagem e estocagem das peças como relocar as peças para o módulo 5; e o módulo 5 receberá, dos módulos

2 e 4, peças selecionadas para rejeição e as descartará. Os módulos 2 e 4, contudo, não podem tentar acessar o módulo 5 ao mesmo tempo, uma vez que colisões de seus braços robóticos aconteceriam.

A programação do controle dos módulos é feita em linguagem Ladder, a partir da conversão de RPIC para Ladder desenvolvida por Moreira & Basilio (2014). Vale a pena comentar que esta programação, assim como as RPICs, são feitas de forma individual e independente, e sincronizações são implementadas para garantir a operação dos módulos em conjunto. Quando um lugar comum recebe uma ficha em uma RPIC de um módulo mestre, essa informação é enviada pela rede de comunicação aos módulos escravos. Como consequência, os lugares comuns de suas RPICs também recebem fichas. A rede de comunicação usada foi implementada com um protocolo baseado no protocolo TCP/IP.

A sincronização entre os módulos da planta mecatrônica armazenadora de cubos, ilustrada na figura 8, é feita da seguinte forma. Primeiramente, queremos que o módulo 2 (resp. 4) seja impedido de iniciar qualquer tarefa que exija uma peça enquanto o módulo 1 (resp. 3) não finalizar seu processo de seleção de peça, disponibilizando a mesma para o módulo 2 (resp. 4). Para um problema com estas características, podemos usar a sincronização por habilitação com o módulo 1 (resp. 3) como mestre e o módulo 2 (resp. 4) como escravo. Com as duas sincronizações por habilitação mencionadas, garantimos que os sistemas 1 e 2 realizem o processo de seleção e montagem de peças adequadamente. Ainda temos, contudo, que garantir o funcionamento adequado do módulo 5, que é usado para descartes. Como os sistemas 1 e 2 são independentes, é possível que os módulos 2 e 4 tentem acessar o módulo 5 ao mesmo tempo em um dado momento, o que causaria uma colisão entre braços robóticos. Desta forma, queremos que o módulo 4 seja impedido de acessar o módulo 5 enquanto peças vindas do módulo 2 estiverem sendo descartadas, e vice-versa. Note que neste caso, queremos limitar as ações dos módulos apenas em determinados momentos. A sincronização por habilitação não se enquadraria neste cenário, visto que não sabemos qual dos dois módulos, 2 ou 4, tentará acessar o módulo 5 primeiro, e ao aplicar a sincronização por habilitação, uma transição já começaria desabilitada. Sendo assim, a melhor alternativa é usar 2 sincronizações por bloqueio para este caso. A primeira entre os módulos 2 (mestre) e 4 (escravo), bloqueando a transição do módulo 4 que daria início a seu acesso ao módulo 5. A segunda será idêntica à primeira, desta vez com o módulo 4 como mestre e o 2 como escravo. Assim, é garantido que em nenhum momento os dois módulos tentarão acessar o módulo 5 simultaneamente. A figura 9 ilustra o esquema de sincronização entre os módulos da planta mecatrônica armazenadora de cubos. Já o diagrama Ladder e as RPICs referentes à implementação descrita nesta seção podem ser encontrados no link: www.dropbox.com/sh/gu1xtfdf6z9mcaf/AADvD1ZF_YZ_AadPf7QYEzx_a?dl=0.

5. CONCLUSÃO

Neste trabalho, propomos métodos para implementação de sincronização de sistemas a eventos discretos que necessitam de integração para compartilhamento de recursos.

Os subsistemas controlados são modelados por RPICs, cuja integração é representada por lugares comuns. Foram apresentados dois tipos diferentes de abordagens para sincronização, assim como algoritmos para suas implementações. Por fim, os métodos de sincronização propostos foram implementados numa planta mecatrônica didática. Como trabalho futuro, pretendemos aprofundar a análise da alcançabilidade das redes após a sincronização, para identificar e prevenir possíveis bloqueios. Além disso, planejamos estender a abordagem desenvolvida por Moreira & Basilio (2014) para sistemas conectados em rede, e lidar com a existência de atrasos de comunicação.

REFERÊNCIAS

- Alves, L.V.R. & Pena, P.N. (2018). Sincronização em sistemas a eventos discretos. *Congresso Brasileiro de Automática, XXII CBA, João Pessoa, Brasil*.
- David, R. & Alla, H. (2005). *Discrete, continuous, and hybrid Petri nets*, volume 1. Springer.
- Genc, S. & Lafortune, S. (2007). Distributed diagnosis of place-bordered Petri nets. *IEEE Transactions on Automation Science and Engineering*, 4(2), 206–219.
- Gilchrist, A. (2016). *Industry 4.0: the industrial internet of things*. Apress, Berkeley, 1st edition.
- Iordache, M.V., Antsaklis, P.J., & Lin, F. (2008). Supervisory control of concurrent systems: A Petri net structural approach. *IEEE Transactions on Automatic Control*, 53(1), 441.
- Jirkovsky, V., Obitko, M., & Marik, V. (2017). Understanding data heterogeneity in the context of cyber-physical systems integration. *IEEE Transactions on Industrial Informatics*, 13(2), 660–667.
- Liu, G., Zhou, M., & Jiang, C. (2017). Petri net models and collaborativeness for parallel processes with resource sharing and message passing. *ACM Transactions on Embedded Computing Systems (TECS)*, 16(4), 113.
- Moreira, M.V. & Basilio, J.C. (2014). Bridging the gap between design and implementation of discrete-event controllers. *IEEE Transactions on Automation Science and Engineering*, 11(1), 48–65.
- Pocci, M., Demongodin, I., Giambiasi, N., & Giua, A. (2014). Testing experiments on synchronized Petri nets. *IEEE Transactions on Automation Science and Engineering*, 11(1), 125–138.
- Viana, G.S., M.V.Moreira, & J.C.Basilio (2013). Implementação de controladores a eventos discretos usando diagrama ladder com módulo sincronizante. *Simpósio Brasileiro de Automação Inteligente, XI SBAI, Fortaleza, Brasil*.
- Vieira, A.D., Santos, E.A.P., de Queiroz, M.H., Leal, A.B., de Paula Neto, A.D., & Cury, J.E. (2017). A method for PLC implementation of supervisory control of discrete event systems. *IEEE Transactions on Control Systems Technology*, 25(1), 175–191.
- Zgorzelski, M. & Lunze, J. (2016). A method for the synchronisation of networked discrete-event systems. In *2016 13th International Workshop on Discrete Event Systems (WODES)*, 444–451. IEEE.